

6 チャンネル 10 ビット DAC

特徴;

- 6 チャンネル 10 ビット DAC
- Rail to Rail 出力
- TTL インタフェース
- シリアルインタフェース(14 ビット長)
- 単一5V 電源
- SOP-14 パッケージ
- BU2507 と互換

用途;


- プログラマブル参照電源
- デジタル制御アンプ/アッテネータ

最大定格

最大定格を超えた範囲で使用すると IC が破壊される可能性があります。

項目	記号	条件	値	単位	備考
電源電圧	VCC		-0.3 ~ +6.0	V	
入力電圧	VREFH	VREFH pin	-0.3 ~ +6.0	V	
	VIN	All Inputs	-0.3 ~ +6.0	V	
出力電圧	VOUT		-0.3 ~ +6.0	V	
消費電力	Pd	Ta ≤ 25°C	292	mW	
動作温度	Topr		-25 ~ +85	°C	
保存温度	Tstg		-55 ~ +125	°C	


ブロック図



端子名

No.	記号	IO	機能	等価回路
1	VREFL	Analog Input	DAC 低レベル参照電圧	6
2	DAout2	Analog Output	DAC 出力 チャンネル2	4
3	DAout3	Analog Output	DAC 出力 チャンネル3	4
4	Reset	Digital Input	リセット信号、“0”時全ての出力は、VREFL	2
5	DAout4	Analog Output	DAC 出力 チャンネル4	4
6	DAout5	Analog Output	DAC 出力 チャンネル5	4
7	VREFH	Analog Input	DAC 高レベル参照電圧	5
8	VCC	Power Supply	+5V 電源	-
9	DAout6	Analog Output	DAC 出力 チャンネル6	4
10	Load	Digital Input	ロード信号 “1”時シリアル入力がラッチされる	1
11	Sclk	Digital Input	シリアルデータクロック	1
12	Din	Digital Input	シリアルデータ入力 t	1
13	DAout1	Analog Output	DAC 出力 チャンネル1	4
14	GND	Ground	グラウンド	-

等価回路



推奨動作条件

項目	記号	条件	Min	Typ	Max	単位	備考
電源電圧	VCC		4.5	5.0	5.5	V	
入力電圧“L”	VIL		-	-	0.8	V	
入力電圧“H”	VIH		2.0	-	-	V	
高レベル参照電圧	VREFH	DAC 出力負荷無し	3.0	-	5.0	V	
低レベル参照電圧	VREFL	DAC 出力負荷無し	0	-	1.5	V	

DC 特性

(VCC=5V, VREFH=5V, VREFL=0V, Ta25°C)

項目	記号	条件	Min	Typ	Max	記号	備考
電源電圧	ICC	CLK=10MHz, VCC=5V DAC 出力負荷無し	-	1.3	2.8	mA	
入力リーク電流	ILK	VIN=0~VCC	-5.0	-	5.0	μ A	2
入力プルアップ抵抗	RPULL	VIN=0V	21	42	63	K Ω	1

1:4ピン(Reset)。抵抗値は入力電圧に依存します。.

2:4ピン

アナログ出力(VCC=5V, VREFH=5V, VREFL=0V, Ta25°C)

項目	記号	条件	Min	Typ	Max	記号	備考
VREFH 電流	IREFH	VREFH=5V, VREFL=0V DAC 出力負荷無し	-	4.5	7.5	mA	
出力電圧1	VO1	IO=±100 μ A	0.1	-	4.9	V	
出力電圧2	VO2	IO=±1.0mA	0.25	-	4.75	V	
出力電流	IO	VO=0.35V ~ 4.65V	-2.0	-	2.0	mA	
微分非直線性誤差	DNL		-2.0	-	2.0	LSB	1
積分非直線性誤差	INL		-3.5	-	3.5	LSB	1
ZERO 点誤差	EZERO		-60	-	60	mV	1
フルスケール誤差	EFULL		-60	-	60	mV	1
出力抵抗	RO			5	15	Ω	2

Note1: VREFH=4.796V, VREFL=0.7V, VCC=5.5V(4mV/LSB) and no output load.


Note2: Vout=VCC/2.

AC 特性 (VCC=5V,VREFH=5V,VREFL=0V,Ta25°C)

項目	記号	条件	Min	Typ	Max	記号	備考
リセット L” パルス幅	TWRST		50	-	-	ns	
ScIk “L” パルス幅	TWCKL		50	-	-	ns	
ScIk “H” パルス幅	TWCKH		50	-	-	ns	
Load “H” パルス幅	TWLD		50	-	-	ns	
ScIk 立上り時間	TRCK	20% to 80%	-	-	50	ns	
ScIk 立下り時間	TFCK	80% to 20%	-	-	50	ns	
Din セットアップ時間	TSTD		20	-	-	ns	
Din ホールド時間	THDD		40	-	-	ns	
Load セットアップ時間	TSTL		50	-	-	ns	
Load ホールド時間	THDL		50	-	-	ns	
D-A 変換時間	TDDA	CL ≤ 100pF		7	20	μs	1


: 出力値が目標値との誤差 1/2 になるまで。

タイミングチャート



機能説明

● シリアルデータフォーマット



● Address Table

A3	A2	A1	A0	内容
0	0	1	0	DAout1 選択
0	0	1	1	DAout2 選択
0	1	0	1	DAout3 選択
0	1	1	0	DAout4 選択
1	0	0	0	DAout5 選択
1	0	0	1	DAout6 選択
1	1	1	0	テストモード*
1	1	1	1	テストモード*

*: テストモード時は、動作を保証されません。

● Digital- Analog 変換レベル

D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	出力電圧
0	0	0	0	0	0	0	0	0	0	VREFL
0	0	0	0	0	0	0	0	0	1	$(VREFH-VREFL)/1024 \times 1 + VREFL$
0	0	0	0	0	0	0	0	1	0	$(VREFH-VREFL)/1024 \times 2 + VREFL$
0	0	0	0	0	0	0	0	1	1	$(VREFH-VREFL)/1024 \times 3 + VREFL$
:	:	:	:	:	:	:	:	:	:	:
1	1	1	1	1	1	1	1	1	0	$(VREFH-VREFL)/1024 \times 1022 + VREFL$
1	1	1	1	1	1	1	1	1	1	$(VREFH-VREFL)/1024 \times 1023 + VREFL$

タイミングチャート

